Add ASK diagram questions

pytania.txt

@@ -174,17 +174,15 @@ Układ pamięci DRAM o M wejściach adresowych pozwala na maksymalne zaadresowan
 - 2^M komórek pamięci
 - 2^(2M) - 1 komórek pamięci
 
-// Brak rysunku w baza.md.
+Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia: <img src="img/zad30.png" height="180" />
-Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:
+-| cykl zapisu pamięci działającej w trybie pakietowym (ang. Burst)
-- cykl zapisu pamięci działającej w trybie pakietowym (ang. Burst)
 - cykl odczytu pamięci działającej w trybie pakietowym (ang. Burst)
 - cykl zapisu pamięci działającej w trybie PM (ang. Page Mode)
 - cykl zapisu pamięci działającej w trybie FPM (ang. Fast Page Mode)
 
-// Brak rysunku w baza.md.
+Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia: <img src="img/zad31.png" height="180" />
-Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:
 - cykl zapisu pamięci działającej w trybie pakietowym (ang. Burst)
-- cykl odczytu pamięci działającej w trybie pakietowym (ang. Burst)
+-| cykl odczytu pamięci działającej w trybie pakietowym (ang. Burst)
 - cykl zapisu pamięci działającej w trybie PM (ang. Page Mode)
 - cykl zapisu pamięci działającej w trybie FPM (ang. Fast Page Mode)
 
@@ -248,12 +246,11 @@ Architektura systemu z pamięcią podręczną, w której możliwe jest taktowani
 - architektura szeregowa (Look-Through)
 - architektura dwuszynowa (Backside)
 
-// Brak rysunku w baza.md.
+Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia: <img src="img/zad42.png" height="180" />
-Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:
 - cykl odczytu pamięci działającej w trybie pakietowym (ang. Burst)
 - cykl zapisu pamięci działającej w trybie PM (ang. Page Mode)
 - cykl zapisu pamięci działającej w trybie FPM (ang. Fast Page Mode)
-- cykl zapisu pamięci działającej w trybie pakietowym (ang. Burst)
+-| cykl zapisu pamięci działającej w trybie pakietowym (ang. Burst)
 
 Parametr MTBF dysku twardego charakteryzuje:
 -| średni czas pomiędzy awariami
@@ -351,12 +348,11 @@ Architektura procesora cechująca się znaczną liczbą złożonych rozkazów to
 - architektura superskalarna
 - architektura potokowa
 
-// Brak rysunku w baza.md.
+Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia: <img src="img/zad59.png" height="180" />
-Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:
 - cykl odczytu pamięci działającej w trybie PM (ang. Page Mode)
 - cykl odczytu pamięci działającej w trybie pakietowym (ang. Burst)
 - cykl zapisu pamięci działającej w trybie pakietowym (ang. Burst)
-- cykl odczytu pamięci działającej w trybie FPM (ang. Fast Page Mode)
+-| cykl odczytu pamięci działającej w trybie FPM (ang. Fast Page Mode)
 
 Cechą charakterystyczną architektury RISC jest:
 - możliwość wykonania więcej niż jednego rozkazu w jednym cyklu zegara